'verilog'에 해당되는 글 2건

  1. 2011.08.08 Altera 무작정 해보기.(2)
  2. 2011.08.08 Altera 무작정 해보기.(1)
카테고리 없음2011. 8. 8. 17:38
1. 프로젝트 생성 

 - File -> New Project Wizard 


 - 위에서부터 Project Directory, Project Name, Entity Name을 기입한다. 
    Entity Name은 실제 코딩할때에도 동일하게 해주어야한단다. Hello_FPGA로.. ㅎㅎ  
    그런다음 Next! 


- 파일 추가 및 라이브러리 Path. 
  C로치면 헤더파일이나 라이브러리 경로를 설정해주는거 같은데.. 필요없으니 Next!



- Device Family 설정. 
  Family 선택 -> Package와 Pin Count를 정하면 어느정도 정리가되어서 나오니, Device선택에서 
  EPM7064STI44-7 선택후 Next!



- EDA Tool Setting
  시뮬레이션, 타이밍아날라이저 외부툴 셋팅하는거라는데.. 모르니 Next!



- 프로젝트 경로및 디바이스등 정보를 확인하고 Finish!



- 프로젝트가 생성된 화면이다. 이제 소스파일을 추가해줘야한다.



- 소스파일을 추가하기 위해서 File - New 클릭



- Verilog HDL File 선택후 OK!



- 새로만든 소스파일(Verilog1.v)에서 커서가 껌뻑껌뻑 거리고 있다.

  int main(void)
  {
       return 0;
  }  
  라고 본능적으로 적을뻔..



이제는 동작되는 소스를 작성해야하므로 쪼끔만 학습뒤에 다시 3편으로 고고싱 ~ 





Posted by 시긔양

댓글을 달아 주세요

임베디드/FPGA2011. 8. 8. 16:46

ALTERA사의 MAX7000시리즈. PLD(Programmable Logic Device) 를 써야한다..
책은 실습으로 배우는 VHDL, VERILOG HDL 디지털 설계와 합성의 길잡이 뿐..
실습으로 배우는 VHDL 내용중 Quartus II 로 VHDL코드로 설계하는것이 나와있다.
하지만 난 VerilogHDL을 써야한다... (솔직히 아직 VHDL이랑 VerilogHDL 둘다 모른다.. -_-; 아는건 C뿐..)

VHDL과 VerilogHDL 차이점을 기술해놓은링크.
http://www.angelfire.com/in/rajesh52/verilogvhdl.html 
죄다 영어다.. -_-.... 그림두장 달랑있고 Only Text뿐.. OTL.
 
음.. Verilog가 C와 닮았다는군.. 다행이야..  ㅎㅎ 

언어는 그렇다 치고.. Altera와 Xilinx는 뭔차이냐..
이건 S전자와 L전자의 차이인거같다.. 
규모나 이런건 잘 모르겠지만.. 두회사 모두 FPGA칩을 만드니.. 

Altera社는 Quartus II 라는 Tool을 사용.
Xilinx社는 ISE 라는 Tool을 사용. 
(더 조사가 되면 나중에 추가해야징. ㅎㅎ ) 


그래서!! EPM7064  PLD를 프로그램 하기위해서 Quartus II를 설치했다! 버전은 8.1. 이유는 없다.. ㅎ 

음.. 그놈이 그놈인가부다..
다리가 겁나많은 BGA타입 FPGA같은경우는 기능이 더 많을거같은데..  

Quartus II 8.1 실행화면.


2탄에서는 프로젝트를 만들어 보자.
 
Posted by 시긔양

댓글을 달아 주세요